IMAGING / 3D CMOS FPD
3D CMOS FPD開発中
受光素子と信号処理回路を、別々のチップ・別々のプロセスで最適化してから積層する3D CMOS X線イメージセンサ。画素ごとの隔壁でシンチレータの光を閉じ込め、細かい構造までコントラストを保つ。
PHOTO
製品写真
※評価基板に実装した開発機。
SPECIFICATIONS
スペック
| 名称 | 3D CMOS FPD |
|---|---|
| 検出方式 | シンチレータ＋3D積層CMOS（間接変換） |
| センサ厚 | 300μm |
| 有効撮像領域 | 約205 x 205 mm |
| ピクセル数 | 2048 x 2048 ピクセル |
| ピクセルピッチ | 100μm |
| 解像度 | 4.23 lp/mm（MTF 50%） |
| 最大フレームレート | 150 fps |
| ビット深度 | 14 bit |
| 最小検出エネルギー | — |
| 動作モード | 低ゲインモード／高ゲインモード |
| シャッター方式 | グローバルシャッター |
| 通信方式 | Camera Link x 2／GbE（GbEは動作速度に制約あり） |
| 電源 | 24V DC |
| 外寸 | — |
| 重量 | — |
| 動作温度 | 40℃以下（結露なきこと） |
TECHNOLOGY
技術詳細
STRUCTURE
別々に最適化して、積層する
受光素子（フォトダイオード）と信号処理ASICは、最適な材料・プロセスがまったく異なる。それぞれを専用のプロセスで作り、フリップチップ接合で1つのセンサにする。配線はRDL（再配線層）で引き回し、電気的な接続にTSVは使わない。シンチレータは用途に合わせてGOS（産業・非破壊検査）かCsI（医療）を選ぶ。
ISOLATION
隔壁構造による光クロストークの抑制
基板裏面に掘ったホールアレイにシンチレータを充填し、画素ごとの隔壁にする。外周のリング構造と併用すると、光が隣の画素へ漏れることはほぼなくなる。
RESOLUTION
高周波でもコントラストを保つ
隔壁で光の広がりを抑えるため、細かい構造に当たる高い空間周波数でもコントラストが落ちにくい。RQA5条件の実測で、MTFが50%になる空間周波数は4.23 lp/mm。シンチレータを一様なシートで載せる従来のTFT方式（1.60 lp/mm）やCMOS方式（1.24 lp/mm）を大きく上回る。
株式会社ANSeeN（ANSeeN Inc.） ／ TEL: 053-522-7708 ／ お問い合わせ: https://anseen.com/contact/