通过激光掺杂形成结（概念图）
CASE · CdTe
pn型CdTe检测元件
- 方式直接转换（X射线→电荷）
- 结通过激光掺杂在CdTe晶体上形成低温pn结。电极与结均由自社加工
- 特点可逐个获取光子的能量，从而实现材质识别（彩色X射线）
PHOTO
分析示意
随着反向偏压升高，像素内耗尽区逐步扩展的过程（二维器件仿真）。
CASES
案例
直接转换型CdTe与隔壁闪烁体型SOI光电二极管——为自有Imaging产品设计的两种检测元件。
利用背面孔阵列，将闪烁体的光限制在像素内
CASE · 3D-CMOS
SOI光电二极管＋隔壁闪烁体
- 受光采用代工厂SOI工艺制作的光电二极管
- 隔离通过像素外周环实现像素间的电气隔离
- 隔壁在基板背面通过TSV刻蚀形成孔阵列，并填充GOS（工业用）或CsI（医疗用）。与外周环配合抑制光串扰
SPECIFICATIONS
服务范围
| 支持材料 | Si／CdTe／TlBr 等 |
|---|---|
| 方式 | 直接转换型（CdTe等）／SOI光电二极管＋隔壁闪烁体（Si） |
| 结的形成 | 低温、低压激光掺杂（化合物半导体）／代工厂SOI工艺（Si） |
| 设计范围 | 像素结构、电极布局、间距（以与ASIC键合为前提进行设计） |
| 评估 | 二维器件仿真、测试元件及试制品实测、两者相互对照 |
| 状态 | 单独咨询 |
SIMULATION
器件设计仿真
对像素截面进行二维求解，在试制前预估耗尽层随偏压如何扩展，以及与相邻像素、读出电路之间会发生什么。
※所展示的分析图为介绍方法而专门为网页制作，不包含实际产品及试制品的数据。
- 电位与耗尽通过泊松方程的二维解与轴对称解，可视化耗尽随偏压的扩展及穿通现象，确定工作偏压范围。
- 耐压通过电离积分预测击穿电压，并利用轴对称模型评估集中于像素角部的电场。
- 电容估算结的耗尽电容与布线寄生电容，并与读出电路的规格进行对照。
- 收集效率与时间响应通过引入浓度依赖迁移率与寿命的漂移扩散计算，预测所产生电荷的收集量及收集时间。
- 串扰求解少数载流子扩散，评估隔离结构深度对向相邻像素泄漏的影响。
MEASUREMENT
试制品实测及与计算的对照
计算的前提条件从实物中重新获取。测量试制品与测试元件，对与计算不符之处进行逐项排查，直至查明原因。
- 从设计数据提取结构直接读取版图数据，根据层、层级与尺寸确认实际的像素结构及结面积。
- 浓度分布实测将基于扩展电阻测得的深度方向浓度分布直接导入计算模型。
- 测试元件评估测量方块电阻、二极管特性与耐压，并与浓度分布计算结果对照，推定层的形状与扩散长度。
- 暗态面评估将每个像素的暗态输出分解为偏移分量与正比于曝光时间的分量，在面上评估各偏压下的暗电流分布。通过计算分离暗电流成分，确定其来源。
- 面向封装的分析利用层合板理论预测减薄、堆叠后的晶圆翘曲并与实测对照，估算背面开孔部位及压接时集中的应力。对于图像中出现的周期性图案，也与基于结构的预测相对照，缩小原因范围。
ANSeeN株式会社（ANSeeN Inc.） ／ TEL: 053-522-7708 ／ 联系我们: https://anseen.com/contact/