以雷射摻雜形成接面（概念圖）
CASE · CdTe
pn型CdTe 檢測元件
- 方式直接轉換（X光→電荷）
- 接面於CdTe晶體上以雷射摻雜形成低溫pn接面。電極與接面皆由自家加工
- 特點可逐一取得每個光子的能量，因此能識別材質（彩色X光）
PHOTO
分析示意
隨逆向偏壓升高，像素內空乏區逐漸擴展的情形（二維元件模擬）。
CASES
案例
直接轉換型CdTe，以及搭配隔牆閃爍體的SOI光二極體。為自家Imaging產品設計的兩種檢測元件。
利用背面孔陣列，將閃爍體的光侷限於像素內
CASE · 3D-CMOS
SOI光二極體＋隔牆閃爍體
- 受光以晶圓代工廠SOI製程製作的光二極體
- 隔離以像素外圍環將像素間電性隔離
- 隔牆於基板背面以TSV蝕刻挖出孔陣列，填充GOS（工業用）或CsI（醫療用）。搭配外圍環抑制光串擾
SPECIFICATIONS
服務範圍
| 對應材料 | Si／CdTe／TlBr 等 |
|---|---|
| 方式 | 直接轉換型（CdTe等）／SOI光二極體＋隔牆閃爍體（Si） |
| 接面形成 | 低溫、低壓雷射摻雜（化合物半導體）／晶圓代工廠SOI製程（Si） |
| 設計範圍 | 像素結構、電極配置、間距（以與ASIC接合為前提進行設計） |
| 評估 | 二維元件模擬、測試元件與試製品實測，以及兩者比對 |
| 狀態 | 個別洽詢 |
SIMULATION
元件設計模擬
以二維方式求解像素剖面，在試製前預估空乏層如何隨偏壓擴展，以及與相鄰像素或讀出電路之間會發生什麼現象。
※所刊載的分析圖為介紹手法而為網站製作，不含實際產品或試製品的數值。
- 電位與空乏以帕松方程式的二維解與軸對稱解，將空乏隨偏壓的擴展與穿通現象視覺化，決定工作偏壓範圍。
- 耐壓以游離積分預測崩潰電壓，並以軸對稱模型評估集中於像素角落的電場。
- 電容估算接面空乏電容與配線寄生電容，並與讀出電路規格對照。
- 收集效率與時間響應以納入濃度相依遷移率與壽命的漂移擴散計算，預測所產生的電荷能收集多少、需要多少時間。
- 串擾求解少數載子擴散，評估隔離結構深度對相鄰像素洩漏的影響。
MEASUREMENT
試製品實測與計算比對
計算的前提條件，從實物重新取得。量測試製品與測試元件，與計算不符之處持續釐清，直到找出原因為止。
- 從設計資料擷取結構直接讀取佈局資料，從層、階層與尺寸確認實際像素結構與接面面積。
- 濃度分布實測將以擴展電阻量得的深度方向濃度分布，直接匯入計算模型。
- 測試元件評估量測片電阻、二極體特性與耐壓，並與濃度分布計算對照，推估各層形狀與擴散長度。
- 暗態面評估將各像素的暗態輸出分解為偏移成分與正比於曝光時間的成分，以面方式評估各偏壓下的暗電流分布。透過計算區分暗電流成分，鎖定產生來源。
- 著眼於封裝的分析以積層板理論預測薄化、堆疊後的晶圓翹曲並與實測對照，估算背面孔加工部位及壓合時集中的應力。影像中出現的週期性紋路，也與依結構所做的預測比對，以縮小原因範圍。
ANSeeN株式會社（ANSeeN Inc.） ／ TEL: 053-522-7708 ／ 聯絡我們: https://anseen.com/contact/